כיצד להבין עיצוב ASIC?

כל מהנדס תכנון של ASIC יכול ליצור עיצובים של שבבים עם מאפיינים ספציפיים כמו קיבול
כל מהנדס תכנון של ASIC יכול ליצור עיצובים של שבבים עם מאפיינים ספציפיים כמו קיבול, עיכוב התפשטות והשראות.

חשבתם פעם איזה סוג של שבב או מעגלים גורמים לגאדג'טים היומיומיים שלנו לפעול? רוב הסיכויים הם שכל גאדג'ט שיש לנו מכיל ASIC או מעגל משולב ספציפי ליישום. ASIC הוא בעצם מעגל המיועד לשימוש ספציפי ולא מעגל המיועד למטרות כלליות. למשל, שבב המיועד להפעלת מחשב נייד נקרא ASIC. ASICs מובנים מודרניים כוללים תכונות רבות, כולל חסימות זיכרון, מעבדי 32 סיביות, זיכרון RAM, פלאש, ROM, EEPROM ואבני בניין עיקריות אחרות. ASIC אלה ידועים גם בשם מערכת על שבב, או SoC. מהנדסי ASIC מעלים עיצובים של SoC באמצעות שפות תיאור חומרה (HDL) כמו VHDL או Verilog כדי להפוך את עיצובי השבבים לפונקציונליים.

כלי סינתזת לוגיקה מופעלים

בעבר היה היצרן היה בוחר במהנדס תכנון של ASIC ומיישם את תכנונו באמצעות כלי המהנדס. למרות שאפשר היה ללוות כלי עיצוב של צד שלישי של ASIC, הקישור לא היה יעיל מספיק עבור הצד השלישי כדי ליצור את הפריסה ואת תהליך המוליכים למחצה. מרבית מהנדסי ASIC קיבלו בסופו של דבר כלים ספציפיים למפעל להשלמת עיצוב השבבים שלהם. בהמשך עלה פיתרון לבעיה זו ונקרא Cell Standard. כל מהנדס תכנון של ASIC יכול ליצור עיצובים של שבבים עם מאפיינים ספציפיים כמו קיבול, עיכוב התפשטות והשראות. ל- Standard Standard ביצועים חשמליים נהדרים וצפיפות שער גבוהה. מספר שנים מאוחר יותר, כלי סינתזת לוגיקה אפשרו יצירת SICs או מעגלים משולבים תאים סטנדרטיים, ששימשו אז לייצור ASIC.

היתרונות של תכנון שבבים בהתאמה אישית מלאה שה- ASIC הציגו כוללים שיפורי ביצועים, עלויות רכיבים חוזרות מופחתות ואפשרות לשלב רכיבים מעוצבים מראש ורכיבים אנלוגיים על שבב אחד. ישנם כמה חסרונות גם בתכנון ASIC, כולל עיצובים מורכבים יותר בעזרת מחשב, זמן תכנון מוגבר, זמן ייצור מוגבר, עלויות הנדסה מוגדלות וצורך שיהיו מהנדסי ASIC מיומנים ומוסמכים יותר בצוות העיצוב. מכיוון שתאים סטנדרטיים ומערכות CAD מודרניות יכולים לשמש עיצובים דיגיטליים בכל עלות תועלת ביצועים סבירים, יצרנים משתמשים בהם כיום באופן נרחב. בעזרת כלי פריסה אוטומטיים, ניתן לשנות או לבצע אופטימיזציה ידנית של כל היבט של עיצוב השבב.

הופך עיצוב ASIC מובנה לאטרקטיבי

מרבית מהנדסי ASIC קיבלו בסופו של דבר כלים ספציפיים למפעל להשלמת עיצוב השבבים שלהם
מרבית מהנדסי ASIC קיבלו בסופו של דבר כלים ספציפיים למפעל להשלמת עיצוב השבבים שלהם.

אפשרות נוספת שצוברת פופולריות כיום היא ה- ASIC המובנה. ASICs מובנים הפחיתו את זמן מחזור העיצוב של ASIC ואת זמן מחזור הייצור בהשוואה ל- ASIC אחרים מכיוון שהם משתמשים בשכבות מתכת שהוגדרו מראש ובאופציות המאופיינות מראש של הסיליקון. שכבות מסיכות ההיגיון מוגדרות מראש גם על ידי מהנדס ASIC. עיצוב ASIC מובנה הושלם על ידי יצירת שכבות מתכת מותאמות אישית שיצרו חיבורים מותאמים אישית בין אלמנטים. ASIC מובנה מכונה על ידי מהנדסים רבים כגשר שיפגיש שבבי ASIC סטנדרטיים ומערכי שער. מה שהופך את עיצוב ה- ASIC המובנה לאטרקטיבי הוא שהוא מאפשר לבנות כתובות IP נפוצות בארכיטקטורה, וחוסך למהנדס ASIC יותר כסף וזמן, בהשוואה לתכנון IP ל- ASIC תא סטנדרטי.

להלן רשימה של יצרני IDM ASIC:

  • טקסס אינסטרומנטס
  • טושיבה
  • סמסונג
  • היטאצ'י
  • פוג'יטסו
  • על מוליכים למחצה
  • אינפיניון טכנולוגיות
  • רשתות Cavium
  • Avago Technologies
  • תאגיד LSI

תוכל ללמוד עוד על עיצוב ASIC על ידי השתלמויות באוניברסיטה מקוונת מוסמכת.

FacebookTwitterInstagramPinterestLinkedInGoogle+YoutubeRedditDribbbleBehanceGithubCodePenWhatsappEmail